19日本国特許庁(JP)

⑩特許出願公開

⑩ 公 開 特 許 公 報 (A) 平2-203533

Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成2年(1990)8月13日

H 01 L 21/331 29/73

8526-5F H 01 L 29/72

審査請求 未請求 請求項の数 3 (全9頁)

⑤発明の名称 バイポーラトランジスタ

②特 願 平1-20743

②出 願 平1(1989)2月1日

@発 明 神奈川県川崎市幸区小向東芝町1 株式会社東芝総合研究 者 仁 平 裕之 所内 個発 明 者 伊 信 神奈川県川崎市幸区小向東芝町1 株式会社東芝総合研究 藤 之 所内 神奈川県川崎市幸区小向東芝町1 株式会社東芝総合研究 @発 者 Ш 明 男 所内 個発 神奈川県川崎市幸区小向東芝町1 明 者 博 中 株式会社東芝総合研究 臣 所内 ②出 顋 人 株式会社東芝 神奈川県川崎市幸区堀川町72番地 四代 理 人 弁理士 則近 愚佑 外1名

明 細 書

1. 発明の名称

パイポーラトランジスタ

- 2. 特許請求の範囲
- (1) 第一導電型のコレクタ層表面部に第二導電型の内部ペース層と外部ペース層が形成され、内部ペース層表面部に第一導電型のエミッタ層が形成されたプレーナ構造のバイポーラトランジスタにおいて、前記内部ペース層を中心にして対向する第1と第2の前記外部ペース層の厚さが異なることを特徴とするバイポーラトランジスタ。
- (2) 前記第1の外部ペース層の厚さが前記第2の外部ペース層の厚さより薄く、前記第1及び第2の外部ペース層上には第二導電型の不純物を含んだ第1及び第2の多結晶シリコン膜が各形成されており、前記第1の外部ペース層上の前記第1の多結晶シリコン膜の面積は前記第2の外部ペース層上の前記第2の多結晶シリコン膜の面積より小さいことを特徴とする請求項1記載のパイポーラトランジスタ。

- (3) 前記第1及び第2の多結晶シリコン膜の各一部が前記第1及び第2の外部ペース層に接していることを特徴とする請求項2記載のバイポーラトランジスタ。
- 3. 発明の詳細な説明

[発明の目的]

(産業上の利用分野)

本発明は、高性能パイポーラ集積回路に適したパイポーラトランジスタに関する。

(従来好)

バイボーラ集積回路の高集積化、高速化には、トランジスタの機方向および経方向の欲細化が必要である。 横方向の微細化とは、素子寸法を縮小することであり、経方向の微細化とは、浅い不純物プロファイルを形成することである。 これらを同時に達成する方法として、多結晶シリコンを用いてベースとエミッタとを自己整合させる各種自己整合技術が考えられている。 これらの技術により、現在までのところ、エミッタ幅がサブミクロンのオーダーでしゃ断周波数 2 0 G Hz以上のバイ

ポーラトランジスタが得られている。

しかしながら従来のパイポーラトランジスタの 製造法には未だいくつかの問題がある。その一つ は、エミッタ編がサブミクロンになると、電流増 幅串やしゃ断周波数の低下が認められることであ る。このことを具体的に第6図をな照して説明す る。これらの図において、121はn型コレクタ **商となるシリコン基板であり、122はp型内** 部のベース層、123はp*型外部ベース層、 124はエミッタ層である。125は、外部ペー ス層の拡散顔兼ペース電極となる第1の多結晶シ リコン膜、126はエミッタ層拡散放散エミッタ 電極となる第2の多結晶シリコン膜であり、こ れら多結晶シリコン膜間は酸化膜127および 128により分離されている。ここでゥ 型外部 ベース層123は、外部ベース電極となる第1の 多結晶シリコン膜の側面部の酸化膜128を形成 すると同時に、第1の多結晶シリコン膜中に含ま れているポロンを下地のシリコン基板に拡散させ ることにより形成し、又エミッタ層124は第2

の多結晶シリコン膜 1 2 6 を堆積してこれにイオン注入によりヒ衆をドーブした後、熱処理を行なってそのヒ衆をシリコン基板面に浅く拡散させる、という方法により形成する。

ところが、本発明者らの実験によると、エミッ 夕幅 0.6 μ m 程度までは高い電流増幅率としゃ断 周波数が得られるがエミッタ幅がこれ以下になる と、第2図および第3図で示すように、従来のト ランジスタの性能が大きく低下することが認めら れた。これは次のような理由による。第6図に示 すように、 p * 現外部ペース層 1 2 3 と、イオン 注入により形成した p型内部ペース層 1 2 2 との 重なり部分 a の不純物濃度が高いために、p [↑]型 外部ペース層 1 2 3 と p 型内部ペース層 1 2 2 の 接続部において、深い不純物分布領域129が形 成される。このようなトランジスタの通常の製造 条件では、この深い不純物分布領域129の影響 でエミッタ幅が0.8 μm以下になるとp型内部ベ ース領域122の幅W_Rが厚くなる。このために 第2図、第3図に示したように特性が悪化してし

まう。

このような特性の劣化を防ぐ方法として、p~ 型外部ペース領域の拡散深さを小さくするために、 拡散時間を短かく設定することが一般的に行なわ れる。しかし、この拡散させるための時間は、ペ ース電極なる第1の多結晶シリコン膜125とエ ミッタ電極なる第2の多結晶シリコン膜126と を絶殺分離する酸化膜127あるいは128を形 成するための酸化時間に全く依存してしまう。こ の酸化時間を短かくして、酸化膜127および 128の膜厚を薄くすることは、エミッターベー ス間の耐圧劣化を招き又エミッターペース間の寄 生容量も増大させる結果となる。すなわち、第1 の多精晶シリコン膜125に含まれている不純物 原子を、シリコン基板に拡散させ、p ^{*} 型外部べ ース領域を形成するための時間を短かくすること は、トランジスタの信頼性を低下させ、又高速化 にとっても不利である。

(発明が解決しようとする課題)

以上のように、従来の高性能パイポーラでは、 と、エミッタ領域を介して対向していることを特

エミッタ幅をサブミクロンまで微細化したときに 性能劣化が認められ、高速性能を発揮することが できないという問題があった。

本発明は、製造方法を従来のものと何ら変えることなくこの様な問題を解決したパイポーラトランジスタを提供することを目的とする。

[発明の構成]

、課題/ (開始点を解決するための手段)

本発明は、第一に、第一導電型コレクタ層が形成された半導体基板に、多結晶シリコンタ膜を用いた自己整合によりべース層が出まび、外間ではしたエミッタ幅 0.8 μm 以下の微細構造をもつが、外部であってる多結晶シリカのでは、外部であるが、外部であるが、外部であるが、外部であるが、外部であるが、外部であるが、外部であるが、外部であるが、外部であるが、外部である。と同時にベース電極を引出したののを形成することに形成するコンドに形成するコンドに形成するコンドに形成するコンドに形成するコンドに形成するコンドにある。

改とする。

第二に、前記トランジスタの外部ベース拡散層を形成するための拡散窓の面積と同程度の一名ないので、外部ペースないので、外部ペースないので、外部の一名ないのでは、外部の一名ないのでは、からは、ないのでは、はいいのでは、はいいでは、はいいでは、はいいのでは、はいいのでは、は

(作用)

 ーになっても、内部ペースのペース幅は、外部ペ ース拡散領域の高温度で深い不純物分布領域の影 響をうけず、設定通りのペース幅を得ることがで きる。さらに、ベース電極を引出すための多結晶 シリコン膜上に形成するコンタクト開口部を、エ ミッタ領域を介して、コレクタコンタクト開口部 と対向させ、前記外部ペース拡散層の拡散窓と同 程度の面積を有する多結晶シリコン膜の一部を、 コレクタコンタクト部とエミッタ領域との間に配 置することにより、トランジスタ全体の面積を小 さくでき、特に高速動作に影響を及ぼす、ペース ーコレクタ間の寄生容量が小さくできる。したが って、本発明によれば、従来の製造プロセスを何 ら変えることなく、電流増幅率やしゃ断周波数の 低下を防ぎ高性能特性を得ることができる。さら に、集積回路の信頼性と、高速性を図ることがで きる。

(実施例)

以下、第1図を用いて本発明を説明する。 p型シリコン芸板 l に n * 型埋込み層 2 を介して、

n型エピタキシャル3層が形成され、素子分離は、 選択酸化による酸化膜 4 と p 型不純物層 5 により 形成されている。またn゚型埋込み層2は、コレ クタコンタクト形成予定領域の n * 型不純物層 6 に接している。このシリコン基板の素子領域面に 薄い熱酸化膜7を形成した後、全面に耐酸化性マ スクとなる窒化膜(S13 N4 膜) 8 を堆積し、 続いて第1の多結晶シリコン膜9を堆積する。第 1 の多結晶シリコン膜 9 のうち素子分離領域上の 不要な部分は熱酸化により酸化膜10に変える。 次いで第1の多結晶シリコン膜9にポロンをイオ ン注入して添加し、ホトエッチングによりエミッ 夕形成領域上の第1の多結晶シリコン膜 9 をエッ チングして閉口を設ける(第 1 図(a))。このと き、コレクタコンタクト形成予定領域6の近くに 存在する第1の多結晶シリコン膜の1部9′は、 後に形成するp~型外部ペース拡散層の拡散窓の 面積と同程度となるように残置される。これに対 し、後にペース引出し電極となりペースコンタク トを形成する第1の多結晶シリコン膜 9 ′は、前

記コレクタコンタクト形成予定領域近傍の第1の 多 結 晶 シ リ コ ン 膜 g ′ に 比 ペ て 十 分 大 き な 面 積 を 占めて残留する。その後酸化性雰囲気中で熱処理 して多結晶シリコン膜9の裏面に酸化膜11を形 成し、この酸化膜11をマスクとして閉口部の窒 化膜8を加熱リン酸水溶液でエッチング除去する。 そして露出した酸化膜7をNH4F水溶液で除去 してウェーハ面を露出させる。このとき閉口部の 窓化膜8のエッチングを意図的にオーバー・エッ チングすることによって、オーバーハング部 1 2 を形成し、第1の多結晶シリコン膜9の一部を露 出させる (第 1 図 (b)) 。次いで第 2 の多 括 晶 シ リコン腹13を全面に堆積してオーバーハング部 12の下の空洞部を埋込み、その後第2の多結晶 シリコン膜をエッチングして酸化膜11および開 口部のウェーハ面を露出させる。続いて露出させ たウェーハ表面および多結晶シリコン膜の餌面に **熱酸化による酸化膜14を形成する。このとき第** 1の多 粘晶シリコン膜 9 に予めドープしておいた ポロンを、オーパーハング郎12の第2の多精晶

この後、ポロンのイオン注入によりp型の内部ベース層 1 6 を形成する。次いで C V D 絶縁膜 1 7 と第 3 の多結晶シリコン膜 1 8 を堆積し、反応性イオンエッチングによりこれらをエッチングして閉口部側壁にのみこれらを残し、第 3 の多結

のトランジスタを用いた時のそれに比べて15% 程の改善が見られ、本発明のトランジスタによる 集積回路の高速動作を検証することができた。

第 1 表

	本発明のトランジスタ	従来のトランジスタ
エミッタ面積	0.4 × 2 µ m ²	0.4 × 2 μ m ²
h FE	5 0	4 5
B V EBO	4.9 V	4.8 V
B V CBO	17.7 V	17.7 V
B V CEO	5.4 V	5.3 V
C EB	5.8 fP	6.0 fP
ССВ	5.3 [F	7.3 fF
c cs	11.0 fF	13.0 FF
f T	19 CHz	15 Gliz

次に接合耐圧や高電流領域での結特性にすぐれ た高性能のパイポーラトランジスタを得る製造方 法について説明する。

本発明によるトランジスタの電流増幅率及びしゃ断周波数のエミッタ幅依存性を、従来のトランジスタのをれらと比較して第2図及び第3図に示したように外部ペータにない。又、第1図(c)に示したように外部ペータの拡散深さが従来のトランクをあったが、第1まではほとんど差がなかない。文を明のトランジスタを用いたECLリンクを表では、伝搬遅延時間は5008が得られ、従来

以下、図面を参照して説明する。

第4図は一実施例のバイポーラトランジスタの 製造方法を工程順に断面図で示す。

まずパイポーラトランジスタの衆子分離として は、p型シリコン基板41にn型の高温度不純物 層 4 2 を形成し、さらにn型の比較的抵濃度層 $(\sim 1 \times 10^{-18} \text{ cm}^{-3})$ のエピタキシャル暦 4 3 を 気層成長法で形成した後、トレンチ技術及び選択 酸化技術を用いて、素子間分離としてトレンチ領 域44及びベース・エミッタ領域とコレクタコン タクト部を分離する電極間分離領域に絶録酸化膜 4 5 を形成する。また n 型の高不純物層 4 2 はコ レクタコンタクトに接続されており(図示せず)、 従って低温度エピタキシャル層から成るエピタキ シャル層43はコレクタの一部を形成している。 シリコン基板全面に熱酸化により厚さ500人程 **関の熱酸化膜 4 6 を形成し、さらにその上にト** レンチ領域及び分離用絶緑膜の領域を含めて全 面に耐酸化性絶段膜としてシリコン窒化膜47 (Sia N 4 膜)を1000人程度堆積する。次い

で、全面に第一の群体膜として多結晶シリコン膜 4 8 を厚さ 4000 入程度成長させる。次に、前記多結晶シリコン膜 4 8 にポロンを 5 0 KeV・1 × 1 0 ¹⁸ cm ⁻² の条件でイオン注入する。(第 4 図 (a))

次に、後にエミッタ拡散領域に対応していく領域上の多結晶シリコン膜 4 8 を写真触刻法及びエッチング法により除去する。その後、9 5 0 でウェット酸化を行ない、多結晶シリコン 4 8 の上面及び側面に第二の酸化酶 4 9 を形成する(第 4 図(b))。

次に、この酸化膜49をマスクに関口部のシリコン窒化膜47を加熱リン酸により下地の第一の酸化膜46が露出まで除去する。このエッチングは下地の酸化膜46が露出した後も意図的に過剰エッチングを行い、シリコン窒化膜47を3000人程度サイドエッチングし、第一の導体膜としての多結品シリコン48直下に空洞を形成する。その後露出した第一の熱酸化膜46をNH4F溶液などでエッチング法により除去する(第4図(c))。

に週択エピタキシャル成長技術を用いてシリコン のエピタキシャル層 5 2 を 1500 人程度成長させる。 次に成長したエピタキシャル層 5 2 の 裏面上にポ ロンを 2 0 KeV.5 × 1 0 13 cm - 2 の条件でイオン注 入し、P型の内部ペース領域をエピタキシャル層 52とエピタキシャル層43に形成する。さらに、 前記のエピタキシャル層 5 2 の 表面上にヒソを 2 0 KeV.2 × 1 0 ¹⁴ cm ⁻²の条件でイオン注入し、 N型のエミッタ領域をエピタキシャル層52に形 成する。さらに第3の導体限として多結晶シリコ ン 5 3 を厚さ 2000 Å 程度全面に 堆積した後、ヒソ を 5 0 KeV·1.2 × 1 0 ¹⁸ cm ⁻²の条件でイオン注入 し、さらに所望の熱処理を施して最終的な外部べ ース領域、内部ベース領域とエミッタ領域とを形 成する。この時、エミッタ領域と内部ペース領域 との界面は先に選択エピタキシャル成長したエピ タキシャル層52の内部に位置し、酸化膜51の 下端より深部に入りこまないようにする。また、 あらかじめ第一の導体膜としての多結晶シリコン 腰48に添加しておいたポロンはオーバーハング

次に、第二の導体膜として多結晶シリコン 5 0を全面に 3000人程度被替し、第一の導体膜としての多結晶シリコン直下の空洞を完全に埋め込む。次に、第二の酸化膜 4 9 をマスクに第二の多結晶シリコンをオーバーハング部に残したまま反 ルル プラズマエッチング法により エピタキシャル 届 4 3 の表面を露出するまで第二の多結晶シリコン 5 0 を除去し、さらに、異方性プラズマエッチング法によりエピタキシャル 届 4 3 を 1000人程度除去する(第 4 図(d))。

次に、露出したエピタキシャル暦 4 3 の表面、第二の導体膜としての多結晶シリコン 5 0 の側壁部と第二の酸化膜 9 の表面に酸化膜 5 1 を 2000 入程度堆積した後、異方性プラズマエッチング法によりエピタキシャル層 4 3 の表面を再び踏出させる。このとき、多結晶シリコン 5 0 とエピタキシャル層 4 3 へ熱拡散し、外部ベース領域を形成する。(第 4 図 (e))。

次に、露出したエピタキシャル暦43の表面上

部の多結晶シリコン50を通じて下地のエピタキ注入し、その後、バッファ膜をエッチングすることによりエミッタ領域の厚さを薄くし、そのプロファイルを急峻なものとすることもできる。

以上述べたように、エミッタ領域および内部ベース領域を倒壁酸化膜によって外部ベース領域と シャル層 4 3 へ拡散しp型の外部ベース領域を形成し内部ベース領域と酸化膜 5 1 の下端の深部で連結する。

その後、電極配線材なるアルミニウム 5 4 を全面に被着し、写真触刻法及びエッチング法を用いて前記閉口部を覆うようにアルミニウムを下地の多結晶シリコンが露出するまでエッチング除去する。次にパターニングされたアルミニウムをマスクにして多結晶シリコンを下地の酸化膜が露出するまでエッチング除去しアルミニウム電極配線を形成してパイポータトランジスタを形成する(第4 図(f))。

上記実施例では、シリコン基板に直接にイオン 注入したが、エピタキシャル層 5 2 の表面上にパ

さらに次に、第 4 図の素子間分離技術について 説明する。

☆以示、図面を用いて説明する。第 5 図は素子分離形成方法の一実施例である。

p型シリコン基板 6 1 に n * 型埋め込み層 6 2 を介してコレクタ暦となる n 型層 6 3 をエピタキシャル成長させたウェーハを形成し、その表面に

プの多結晶シリコン 6 8 から p 型シリコン基板 6 1 に p 型層を拡散させる。そして、基板電位はポロンドープの多結晶シリコン 6 8 の上部に形成される酸化膜 6 9 に開孔を設け、金属配線層とのコンタクトをとることによって基板上面から取ることが可能となる(第 5 図 (d))。

以上述べたようにこれに依れば、高アスペクトを持つ溝に対しても導通防止用の拡散層を簡単に 形成することができ、さらにその溝から基板電位 を取ることも可能となる。

[発明の効果]

熱酸化により薄い酸化膜 6 4 を形成する。(第 5 図(a))。その表面に C V D により 薄い室 化 膜 δ 5 を形成し、さらにその上に C V D により厚い 酸化膦 6 6 を形成する。その後、フォト・レジス ト・マスク形成しエッチングにより索子分離領域 に開孔を設けて、下地基板を露出させ反応性イオ ンエッチングによりp型シリコン基板61に達す るまでエッチングを行ない溝形成をする。(第5 図(b))。満形成後、マスク材として用いた酸化 膜66をファ酸を含む水溶液でエッチング除去し、 同時に満内に付着した髙分子化合物もこの水溶液 で除去する。その後、海内部に酸化により薄い酸 化階67を形成し、反応性イオンエッチングによ り満興壁部にのみ酸化膜を残すようにする(第5 図(c))。満内部に反転防止用の拡散源であり、 かつ基板と導通をとるためのポロンドープの多結 晶シリコン 6 8 を例えば、SiH4 + B 2 H 8 系 でCVDにより形成し、それをエッチバックする 事で埋め込み形成する。そしてトランジスタ形成 のための数々の熱工程を経ることで、ポロンドー

ス電極を引出すための第1の多結晶シリコン上のベースコンタクト部を、エミッタ領域を介してコレクタコンタクト部と対向させて配置したことにより、トランジスタ全面の面積を小さくできた。本発明のトランジスタによれば従来の製造でもできることなり、電流増幅率とができた。かつ、エミッター・ベース、ベース・コレクタ間などの各種寄生容量を小さくできた。したがってまた。 銀種回路の高信頼性と高速性を達成することができた。

4. 図面の簡単な説明


第1図は、本発明の実施例を示す図、第2図及び第3図は本発明によるパイポーラトランジスタ及び従来例の特性を示す図、第4図及び第5図は他の実施例を示す図、第6図は従来例を示す図である。

1 … p型シリコン基板3 … コレクタ層4 … 分離酸化膜5 … 分離p型·不純物層7、10、11、14 … 酸化酶8 … 窒化酶


;

9、9′、9′…第1の多結晶シリコン


- 12…オーバーハング部
- 1 3 … 第 2 の多 結 晶 シリコン
- 15、15′、15′… p型外部ベース拡散階
- 1 5 ··· p 型内部ベース層 1 7 ··· C V D 絶 緑 膜
- 18…第3の多結晶シリコン
- 19…第4の多結晶シリコン
- 20 … n型エミッタ層





代理人并理士 則 近 邀 佑 尚 松 山 允 之




第 1 図











第 3 図

特開平2-203533(8)



第 5 図



第 6 図